Category: FPGA/ASIC

최근 글

• FPGA/ASIC

  20 Jul, 2026

  Windows에 AMD Vivado를 설치하는 방법

  AMD 공식 다운로드 페이지에서 Windows용 Vivado installer를 받고 필요한 FPGA device family만 선택해 설치하는 순서를 정리합니다.

  • Vivado
  • Windows
  • FPGA
  • AMD
• FPGA/ASIC

  Updated: 19 Oct, 2026

  Vivado FIFO Generator에서 8-bit, 1024-depth FIFO 설정하기

  Vivado FIFO Generator에서 데이터 폭과 깊이, reset, status 옵션을 확인하고 8-bit × 1024-entry FIFO를 구성하는 기준입니다.

  • Vivado
  • FIFO
  • FPGA
• FPGA/ASIC

  Updated: 20 Jul, 2026

  Vivado에서 Nexys A7 핀을 XDC로 할당하는 방법

  Vivado 프로젝트에 XDC constraint 파일을 만들고 Nexys A7의 PACKAGE_PIN, IOSTANDARD, clock을 할당하는 순서를 정리합니다.

  • Vivado
  • XDC
  • Nexys A7
  • FPGA
• FPGA/ASIC

  Updated: 14 Jul, 2026

  Verilog blocking과 non-blocking은 언제 나눠 써야 하나

  Verilog 조합회로에는 blocking 할당을, clock 기반 순차회로에는 non-blocking 할당을 사용하는 이유와 주의점을 정리합니다.

  • Verilog
  • RTL
  • FPGA
  • ASIC