Tag: FPGA

memory_initialization_radix와 memory_initialization_vector를 사용해 COE 파일을 만들고 Vivado Block Memory Generator에 적용하는 방법입니다.

• Vivado
• COE
• Block Memory
• FPGA

Vivado 7 Series 설계에서 CONFIG_MODE, SPI_BUSWIDTH, CONFIGRATE를 설정하고 write_cfgmem으로 SPIx4 MCS 파일을 만드는 방법입니다.

• Vivado
• MCS
• SPIx4
• FPGA

Nexys A7의 USB-UART를 Windows COM 포트와 Tera Term에 연결하고 baud rate와 8N1 설정을 맞추는 순서를 정리합니다.

• Nexys A7
• UART
• Tera Term
• FPGA

Vivado Generate Bitstream부터 Hardware Manager의 Auto Connect와 Program Device까지 Nexys A7 FPGA를 programming하는 순서를 정리합니다.

• Vivado
• Bitstream
• Nexys A7
• FPGA

Vivado 프로젝트에 XDC constraint 파일을 만들고 Nexys A7의 PACKAGE_PIN, IOSTANDARD, clock을 할당하는 순서를 정리합니다.

• Vivado
• XDC
• Nexys A7
• FPGA

AMD 공식 다운로드 페이지에서 Windows용 Vivado installer를 받고 필요한 FPGA device family만 선택해 설치하는 순서를 정리합니다.

• Vivado
• Windows
• FPGA
• AMD

Verilog 조합회로에는 blocking 할당을, clock 기반 순차회로에는 non-blocking 할당을 사용하는 이유와 주의점을 정리합니다.

• Verilog
• RTL
• FPGA
• ASIC