DevBJ Tag: FIFO
All the articles with the tag "FIFO".
- FPGA/ASICUpdated:
Vivado FIFO Generator에서 8-bit, 1024-depth FIFO 설정하기
Vivado FIFO Generator에서 데이터 폭과 깊이, reset, status 옵션을 확인하고 8-bit × 1024-entry FIFO를 구성하는 기준입니다.
All the articles with the tag "FIFO".
Vivado FIFO Generator에서 데이터 폭과 깊이, reset, status 옵션을 확인하고 8-bit × 1024-entry FIFO를 구성하는 기준입니다.