태그: Signed

Signed 태그가 포함된 글 1개

2026-08-13 Verilog 숫자 literal과 signed vector의 폭 확인하기 Sized literal, signed 선언, 부호 확장과 잘림을 확인해 Verilog 산술에서 의도한 값과 폭을 유지하는 방법입니다.