Tag: DSP

Verilog의 * 연산자는 합성 가능하지만 DSP 사용 여부와 결과 폭은 operand, FPGA 자원과 synthesis 설정을 확인해야 합니다.

• Verilog
• Synthesis
• DSP
• FPGA