ASIC materials

 

ASIC

(Last modified) 2019-01-16

ASIC

HDL

설계에 사용되는 hdl 언어(VHDL, Verilog, SystemVerilog, …) 관련 자료를 모아두자.

Verilog

VHDL

Etc

  • none

EDA Tool (Synopsys, Cadence)

Synopsys Design Compier

Synopsys VCS

반도체 일반

  • 반도체 패키징 공정
    1. Back Grinding 공정 : 전공정에서 가공된 웨이퍼의 후면을 얇게 갈아내는 공정
    2. Sawing(Dicing) 공정 : 웨이퍼를 개별 단위(net die)로 잘라내는 공정
    3. Die Attaching 공정 : 회로기판(substrate)에 칩을 붙여 고정하는 공정
    4. Wire Bonding : Gold Wire로 칩을 전기적으로 연결하는 공정
    5. Molding : EMC 물질로 칩이 실장된 기판을 감싸는 공정
    6. Marking : 레이저로 개별 제품에 제품 정보를 새기는 공정
    7. Solder Ball Mount : 회로기판에 솔더 볼을 붙여 아웃단자를 만드는 공정
    8. PKG Sawing : 모듈/보드/카드에 실장하도록 개별 반도체로 잘라내는 공정
  • ESD Test - HBM, MM, CDM
  • MTBF/MTTF/MTTR